Family list 4 family members for: JP2001085700 Derived from 3 applications.

2

1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD Publication info: JP3538084B2 B2 - 2004-06-14
JP2001085700 A - 2001-03-30

Thin film transistors having tapered gate electrode and taped insulating film Publication info: US6515336 B1 - 2003-02-04

3 Semiconductor device and method of fabricating the same Publication info: US2003116805 A1 - 2003-06-26

Data supplied from the esp@cenet database - Worldwide

Also published as:

US6515336 (B

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Patent number:

JP2001085700

Publication date:

2001-03-30

Inventor:

YAMAGATA HIROKAZU; ONO KOJI; ONUMA HIDETO:

SUZAWA HIDEOMI; YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:


H01L29/786; H01L21/336; G02F1/1345; G09F9/30

- european:

Application number: JP19990264101 19990917 Priority number(s): JP19990264101 19990917

Abstract not available for JP2001085700 Abstract of corresponding document: **US6515336**

TFTs arranged in various circuits have structures that are suited for circuit functions, in order to improve operation characteristics and reliability of the semiconductor device, to lower consumption of electric power, to decrease the number of steps, to lower the cost of production and to improve the yield. The gradient of concentration of impurity element for controlling the conduction type in the LDD regions 622 and 623 of the TFT is such that the concentration increases toward the drain region. For this purpose, a tapered gate electrode 607 and a tapered gate-insulating film 605 are formed, and the ionized impurity element for controlling the conduction type is added to the semiconductor layer through the gate-insulating film 605



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-85700

(P2001-85700A) (43)公開日 平成13年3月30日(2001.3.30)


(51) Int. Cl. 7	識別記号	FI				テーマコート	(参考)
H01L 29/786		H01L 29/7	8	616	A	2H092	
21/336		G02F 1/1	345			5C094	
G02F 1/1345		G09F 9/3	0	338		5F110	
1/1365		G02F 1/1	36	500			
G09F 9/30	338	H01L 29/78	8	617	~ S		
	審査請求	未請求請求	対項の数15	OL	(全25]	頁) 最終頁	頁に続く
(21)出願番号	特願平11-264101	(71)出願人	000153878				
			株式会社半	4導体コ	エネルギ	一研究所	
(22) 出願日	平成11年9月17日(1999.9.17)	神奈川県厚木市長谷398番地					
		(72)発明者 須沢 英臣					
	`		神奈川県厚	木市县	長谷398神	番地 株式会	社半
			導体エネル	ノギーの	开究所内	9	
		(72)発明者	小野 幸治	î			
			神奈川県厚木市長谷398番地 梯			番地 株式会	社半
			導体エネル	ノギーの	F究所内	3	
		(72)発明者	大沼 英人				
			神奈川県厚	木市县	長谷398都	番地 株式会	社半
			導体エネル	イーの	F究所内		
						最終頁	[に続く

(54) 【発明の名称】半導体装置およびその作製方法

(57) 【要約】

【課題】 各種回路に配置されるTFTの構造を、回路 の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電 力化を図ると共に、工程数を削減して製造コストの低減 および歩留まりの向上を実現することを目的とする。

【解決手段】 TFTのLDD領域622、623をドレイン領域に近づくにつれて徐々に導電型制御用の不純物元素の濃度が高くなるような濃度勾配を持たせる。このような不純物元素の濃度勾配を有するLDD領域を形成するために、本発明ではテーパー部を有するゲート電極607とテーパー部を有するゲート絶縁膜605とを設け、イオン化した導電型制御用の不純物元素を、ゲート絶縁膜605を通過させて半導体層に添加する方法を用いる。



【特許請求の範囲】

【請求項1】絶縁表面を有する基板上に形成された半導体薄膜からなる活性層と、該活性層を覆う絶縁膜と、該 絶縁膜上に形成されたゲート電極とからなるTFTを含む半導体装置であって、

1

前記活性層はゲート電極と重なるチャネル形成領域と、 LDD領域を形成する低濃度不純物領域と、ソース領域 またはドレイン領域とを有し、

前記絶縁膜のうち、前記低濃度不純物領域上方の膜厚は、前記チャネル形成領域上方の膜厚より薄く、且つ前 10 記ソース領域またはドレイン領域上方の膜厚より厚いことを特徴とする半導体装置。

【請求項2】請求項1において、前記ゲート電極は、テーパー部を有していることを特徴とする半導体装置。

【請求項3】請求項1または請求項2において、前記低 濃度不純物領域は、前記チャネル形成領域と前記ソース 領域の間、または前記チャネル形成領域と前記ドレイン 領域との間に存在することを特徴とする半導体装置。

【請求項4】請求項1乃至3のいずれか一において、前 記低濃度不純物領域に含まれるp型またはn型不純物元 20 素の濃度は、チャネル形成領域から遠ざかるにつれて高 くなることを特徴とする半導体装置。

【請求項5】請求項1乃至4のいずれか一において、前記ソース領域または前記ドレイン領域は、前記低濃度不純物領域に含まれるp型またはn型不純物元素の濃度より高い濃度でp型またはn型不純物元素を含む領域であることを特徴とする半導体装置。

【請求項6】請求項1乃至5のいずれか一において、前記低濃度不純物領域に含まれるp型またはn型不純物元素の濃度は、 $1 \times 10^{16} \sim 1 \times 10^{20}$ atoms/cm³ であることを特徴とする半導体装置。

【請求項7】請求項1乃至6のいずれか一において、前記活性層を覆う絶縁膜は、テーパー部を有し、チャネル長方向における該テーパー部の長さL2は、0. $1\sim1$ μ mであることを特徴とする半導体装置。

【請求項8】請求項1乃至7のいずれか一において、前記ゲート電極は、耐熱性導電性材料からなる単層膜または積層膜であり、前記耐熱性導電性材料は、タンタル

(Ta)、チタン(Ti)、タングステン(W)から選ばれた元素、または前記元素を成分とする化合物、また40は前記元素を組み合わせた化合物、または前記元素を成分とする窒化物、前記元素を成分とするシリサイド、であることを特徴とする半導体装置。

【請求項9】請求項1乃至8のいずれか一項において、 前記ゲート電極のテーパー部の角度は5~35°である ことを特徴とする半導体装置。

【請求項10】請求項1乃至請求項9のいずれか一項に またおいて、前記半導体装置は、パーソナルコンピュータ、 をほどデオカメラ、携帯型情報端末、デジタルカメラ、デジ ド、タルビデオディスクプレーヤー、電子遊技機器、プロジ 50 法。

ェクターであることを特徴とする半導体装置。

【請求項11】画素部に設けた画素TFTと、該画素部の周辺にpチャネル型TFTとnチャネル型TFTとを有する駆動回路を同一の基板上に設けた半導体装置において、

前記基板上に結晶構造を含む半導体層を形成する第1の 工程と、

前記結晶構造を含む半導体層を選択的にエッチングして 複数の島状半導体層を形成する第2の工程と、

前記島状半導体層に接してゲート絶縁膜を形成する第3 の工程と、

前記ゲート絶縁膜上に耐熱性導電性材料から成る導電層 を形成する第4の工程と、

前記導電層を選択的にエッチングして、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜を 形成する第5の工程と、

少なくとも、前記駆動回路のnチャネル型TFTおよび 前記画素TFTを形成する前記島状半導体層に、前記ゲート絶縁膜のテーパー部を通してn型を付与する不純物 元素を添加して、前記基板と平行な方向において該n型 を付与する不純物元素の濃度勾配を有する低濃度n型不 純物領域を形成する第6の工程と、

前記駆動回路のnチャネル型TFTおよび前記画素TF Tを形成する前記島状半導体層に、前記ゲート電極をマ スクとしてn型を付与する不純物元素を添加して高濃度 n型不純物領域を形成する第7の工程と、

前記駆動回路のpチャネル型TFTを形成する前記島状 半導体層に、前記ゲート電極のテーパー部と前記ゲート 絶縁膜を通してp型を付与する不純物元素を添加して、 前記基板と平行な方向において該p型を付与する不純物 元素の濃度勾配を有する低濃度p型不純物領域と、前記 ゲート電極のテーパー部を介しないでp型を付与する不 純物元素を添加して、高濃度p型不純物領域とを同時に

前記駆動回路のnチャネル型TFTと前記画素TFTと pチャネル型TFTとの上方に、無機絶縁物材料から成 る第1の層間絶縁膜を形成する第9の工程と、該第1の 層間絶縁膜に密接して有機絶縁物材料からなる第2の層 間絶縁膜を形成する第10の工程と、

前記画素TFTに接続する画素電極を、前記第2の層間 絶縁膜上に形成する第11の工程とを有することを特徴 とする半導体装置の作製方法。

【請求項12】請求項11において、

形成する第8の工程と、

前記耐熱性導電性材料は、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を成分とする化合物、または前記元素を組み合わせた化合物、または前記元素を成分とする窒化物、前記元素を成分とするシリサイド、から形成することを特徴とする半導体装置の作製方法

30

【請求項13】請求項11において、前記導電層を選択的にエッチングして、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜を形成する第5の工程は、一度のエッチング処理によって行われることを特徴とする半導体装置の作製方法。

【請求項14】請求項11において、前記導電層を選択的にエッチングして、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜を形成する第5の工程は、複数のエッチング処理によって行われることを特徴とする半導体装置の作製方法。

【請求項15】請求項11乃至請求項14のいずれか一項において、

前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、電子遊技機器、プロジェクターであることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は絶縁表面を有する基板上に薄膜トランジスタ(以下、TFTと記す)で構成 20 された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部とその周辺に設けられる駆動回路を同一の基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。

[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、スイッチング素子や能動回路にTFTを用いて構成する技術が開発されている。TFTはガラスなどの基板上に気相成長法などにより半導体膜を形成し、その半導体膜を活性層として形成する。半導体膜にはシリコンまたはシリコン・ゲルマニウムなどシリコンを主成分とする材料が好適に用いられている。このような半導体膜はその作製法により、非晶質シリコン膜や多結晶シリコンに代表される結晶質シリコン膜などに分類することができた。

【0003】非晶質半導体(代表的には非晶質シリコン)膜を活性層としたTFTは、非晶質構造などに起因する電子物性的要因から、数cm²/Vsec以上の電界効果移動度を得ることは不可能であった。そのために、アクティブマトリクス型の液晶表示装置においては、画素部において液晶を駆動するためのスイッチング素子(画素TFT)として使用することはできても、画像表示を行うための駆動回路を形成することは不可能であった。従って、駆動回路はTAB(Tape Automated Bonding)方式やCOG(Chip on Glass)方式を使ってドライバIC

などを実装する技術が用いられていた。

【0004】一方、結晶構造を含む半導体(以下、結晶質半導体と記す)膜(代表的には、結晶質シリコン或いは多結晶シリコン)を活性層としたTFTでは、高い電界効果移動度が得られることから各種の機能回路を同一のガラス基板上に形成することが可能となり、画素TFTの他に駆動回路においてシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などを現することができた。このような回路は、nチャネル型TFTとから成るCMOS回路を基本として形成されていた。このような駆動回路の実装技術が根拠となり、液晶表示装置において軽量化および薄型化を推進するためには、画素部の他に駆動回路を同一基板上に一体形成できる結晶質半導体層を活性層とするTFTが適していることが明らかとなってきた。

[0005]

【発明が解決しようとする課題】TFTの特性から比較すると結晶質半導体層を活性層に適用した方が優れているが、画素TFTの他に各種回路に対応したTFTを作製するためには、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。

【0006】さらに、nチャネル型TFTおよびpチャネル型TFTを用いて作製されるこれらの回路の動作を安定化させるためには、TFTのしきい値電圧やサブスレショルド定数 (S値) などの値を所定の範囲内とする必要がある。そのためには、TFTを構造面からと構成する材料面からとの両面から検討する必要がある。

【0007】本発明はこのような問題点を解決するための技術であり、TFTを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、各種回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。

[0008]

40 【課題を解決するための手段】製造コストの低減および 歩留まりを実現するためには、工程数を削減することが 一つの手段として適用できる。具体的には、TFTの製 造に要するフォトマスクの枚数を削減することが必要で ある。フォトマスクはフォトリソグラフィーの技術にお いて、エッチング工程のマスクとするレジストパターン を基板上に形成するために用いる。従って、フォトマス クを1枚使用することは、その前後の工程において、被 膜の成膜およびエッチングなどの工程の他に、レジスト 剥離、洗浄や乾燥工程などが付加され、フォトリソグラ フィーの工程においても、レジスト塗布、プレベーク、

露光、現像、ポストベークなどの煩雑な工程が行われる ことを意味する。

【0009】そして、フォトマスク数を削減しながら も、各種回路に配置されるTFTの構造をその回路の機 能に応じて適切なものとする。具体的には、スイッチン グ素子用のTFTは、動作速度よりもオフ電流値を低減 させることに重点を置いた構造が望ましい。そのような 構造として、マルチゲート構造を採用する。一方、高速 動作が要求される駆動回路に設けられるTFTは、動作 速度を高めることと、それと同時に顕著にな問題となる 10 ホットキャリア注入による劣化を抑制することに重点を 置いた構造が望ましい。そのような構造として、TFT のLDD領域に工夫を加える。即ち、チャネル形成領域 とドレイン領域との間に設けられるLDD領域におい て、ドレイン領域に近づくにつれて徐々に導電型制御用 の不純物元素の濃度が高くなるような濃度勾配を持たせ る点に特徴がある。この構成は、ドレイン領域近傍の空 乏層において、電界が集中するのを緩和する効果がより 顕著となる。

【0010】このような不純物元素の濃度勾配を有する LDD領域を形成するために、本発明では、イオン化し た導電型制御用の不純物元素を、電界で加速してゲート 絶縁膜(本発明では、ゲート電極と半導体層とに密接し てその両者の間に設けられるゲート絶縁膜と、該ゲート 絶縁膜からその周辺の領域に延在する絶縁膜を含めてゲ ート絶縁膜と称する)を通過させて、半導体層に添加す る方法を用いる。本明細書中において、この不純物元素 の添加方法を便宜上「スルードープ法」と呼ぶ。そし て、本発明のスルードープ法においてゲート電極の形状 は、ゲート電極の端部において端部から内側に向かって 30 徐々に厚さが増加するいわゆるテーパー形状とする。ま た、ゲート絶縁膜も同様にゲート電極と接する部分に向 かって徐々に厚さが増加するテーパー形状としてスルー ドープ法を行うことで、ゲート絶縁膜のテーパー部の厚 さにより半導体層に添加される不純物元素の濃度を制御 することが可能となり、TFTのチャネル長方向に渡っ て不純物元素の濃度が徐々に変化するLDD領域を形成 することができる。

【0011】ゲート電極を形成する材料は耐熱性導電性材料を用い、タングステン(W)、タンタル(Ta)、チタン(Ti)から選ばれた元素、または前記元素を成分とする化合物或いは合金から形成する。このような耐熱性導電性材料を高速でかつ精度良エッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法を適用する。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ(Inductively Coupled Plasma: ICP)を用いたエッチング装置が適している。特に、ICPエッチング装置が適している。特に、ICPエッチング装置がづラズマの制御が容易であり、処理基板の大面積化にも対応できる。

【0012】ICPを用いたプラズマ処理方法やプラズマ処理装置に関しては特開平9-293600号公報で開示されている。同公報では、プラズマ処理を高精度に行うための手段として、高周波電力をインピーダンス整合器を介して4本の渦巻き状コイル部分が並列に接続されてなるマルチスパイラルコイルに印加してプラズマを形成する方法を用いている。ここで、各コイル部分の1本当たりの長さは、高周波の波長の1/4倍としている。さらに、被処理物を保持する下部電極にも、別途高周波電力を印加してバイアス電圧を付加する構成としている。

【0013】このようなICPを用いたプラズマ処理装置(例えば、エッチング装置)の構造概略図を図17 (A)に示す。反応空間の上部に設けられた石英板905上にアンテナコイル903を配置して、マッチングボックス907を介して第1の高周波電源901に接続されている。第1の高周波電源901は6~60MHz、代表的には13.56MHzを適用する。被処理物となる基板906を保持する下部電極904には第2の高周波電源902がマッチングボックス912を介して接続されている。第2の高周波電源902は100kHz~60MHz(例えば、6~29MHz)とする。アンテナコイル903に高周波電力が印加されると、アンテナコイル903に高周波電流Jが θ 方向に流れ、Z方向に磁界Bが発生する(数式1)。

[0014]

【数1】

$$\mu_0 J = r o t B$$

【0015】そして、ファラデーの電磁誘導の法則に従 い、 θ 方向に誘導電界Eが生じる(数式2)。

[0016]

【数2】

【0017】この誘導電界Eで電子が θ 方向に加速されてガス分子と衝突し、プラズマが生成される。誘導電界の方向が θ 方向なので、荷電粒子が反応室の壁や基板に衝突してエネルギーを消失させる確立が低くなる。また、アンテナコイル903の下方へは、磁界Bが殆ど及ばないので、平板状に広がった高密度プラズマ領域が形成される。そして、下部電極904に印加する高周波電力を調整することによって、プラズマ密度と基板906にかかるパイアス電圧を独立に制御することができる。また、被処理物の材料に応じて印加する高周波電力の周波数を異ならせることも可能となる。

【0018】ICPで高密度プラズマを得る為にはアンテナコイルに流れる高周波電流Jを低損失で流す必要が50 あり、そのインダクタンスを低下させなければならな

い。その為に、アンテナコイルを分割した方式とするこ 25の曲とが有効となる。図17(B)はそのような構成を示す かるにつ図であり、石英板911上に4本の渦巻き状コイル(マ 【002ルチスパイラルコイル)910を配置して、マッチング 加速電圧ボックス909を介して第1の高周波電源908に接続 28の角されている。このとき、各コイルの1本当たりの長さを よって異

高周波の波長の1/4の整数倍としておくと、コイルに 定在波が立ち発生する電圧のピーク値を高めることがで きる。

【0019】このようなマルチスパイラルコイルを適用 10 したICPを用いたエッチング装置を用いると、前記耐 熱性導電性材料のエッチングを良好に行うことができ る。ここでは、松下電器産業(株)製のICPを用いた ドライエッチング装置 (ModelE645-□ICP) を 用いた。図18は、ガラス基板上に所定のパターンに形 成されたW膜について、そのパターン端部のテーパー形 状について調べた結果を示す。ここで、テーパー部の角 度は基板表面(水平面)とテーパー部の傾斜部とがなす 角を角度として定義する(図 5 において θ 1 で示す角 度)。ここでは、共通条件として放電電力(コイルに印 20 加する高周波電力、13.56MHz)を3.2W/cm²、圧 カ1. 0 PaとしてエッチングガスにCF, とC1, を用 いた。図18(A)はテーパー部の角度 θ 1について、 基板側にかけるパイアス電力(13.56MHz)依存性 を示す。エッチングガスの流量はCF,、C1,共に30 SCCMとした。テーパー部の角度 θ 1はバイアス電力が1 28~384mW/cm²の範囲で70~20°まで変化させ ることが可能であることが明らかとなった。また、図1 8 (B) はテーパー部の角度 θ 1のエッチングガス流量 比依存性について調べた結果を示す。 CF, とC1, の合 計の流量を60SCCMとして、CF,のみを20~40SCC Mの範囲で変化させた。このときバイアス電力は128m W/cm^{2} とした。その結果、テーパー部の角度 θ 1 は 6 0 ~80°まで変化させることが可能であった。

【0020】このようにテーパー部の角度は基板側にかけるパイアス電力によって大きく変化を示し、パイアス電力をさらに高め、また、圧力を変化させることによりテーパー部の角度を $5\sim45^\circ$ まで変化させることができる。

【0021】また、本発明では、ゲート電極の端部に接 40 するゲート絶縁膜にもテーパー部を形成する。図5は、n チャネルTFTの部分拡大図である。ここで、ゲート 絶縁膜のテーパー部の角度は基板表面(水平面)とテーパー部の傾斜部とがなす角をテーパー角として定義する(図5において θ 2で示す角度)。LDD領域623はゲート絶縁膜のテーパー部627の下に形成される。このとき、LDD領域におけるリン(P)の濃度分布は6

25の曲線で示され、チャネル形成領域621から遠ざかるにつれて増加する。

[0022] この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部627、628の角度 θ 2、 θ 1やゲート電極607の厚さなどによって異なってくる。このように、ゲート電極の端部とその近傍におけるゲート絶縁膜をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。また、LDD領域の端部622は、ゲート電極607と重なっているが、ドーピング条件によってはゲート電極とLDDが重ならないようにすることも可能である。

【0023】また、エッチング条件によっては、図16(a)に示すようなゲート絶縁膜の形状となる場合もある。LDD領域1623は、図16(a)に示したゲート絶縁膜のテーパー部の下に形成される。図16(a)において、1605はゲート絶縁膜、1607はゲート電極、1621はチャネル形成領域、1622はゲート電極と重なるLDD領域、1624はソース領域またはドレイン領域である。

【0024】また、エッチング条件によっては、図16(b)に示すようなゲート絶縁膜の形状となる場合もある。LDD領域1723は、図16(a)に示したゲート絶縁膜のテーパー部の下に形成される。図16(b)において、1705はゲート絶縁膜、1707はゲート電極、1721はチャネル形成領域、1722はゲート電極と重なるLDD領域、1724はソース領域またはドレイン領域である。また、図16(b)においては、テーパー部に段差ができており、ゲート電極端部から長さL3の領域は、ゲート絶縁膜の膜厚がゲート電極の下方の膜厚と同一である。

【0025】表1はゲート電極を形成する前記耐熱性導電性材料のICPエッチング装置における加工特性を示す。ここでは、W膜とTa膜の他に、ゲート電極用の材料としてしばしば用いられるモリブデンータングステン(Mo-W)合金(組成比はMo:W=48:50wt%)の例を示す。表1にはエッチング速度、適用するエッチングガス、およびゲート電極の下地となるゲート絶縁膜との選択比の代表的な値を示す。ゲート絶縁膜はプラズマCVD法で作製する酸化シリコン膜または酸化窒化シリコン膜であり、ここで選択比はゲート絶縁膜のエッチング速度に対するそれぞれの材料におけるエッチング速度の割合として定義する。

[0026]

【表1】

材料	Iプチング 速度 (nm/min)	ゲート絶縁膜との 選択比	Iッチング カ・ス		
W	70~90	2~4	CF4+CI2		
Ta	140~160	6~8	CIz		
Mo-W	40~60	0. 1~2	CF4+C1,		

【0027】 $Ta膜のエッチング速度は <math>140\sim160$ nm/minで選択比も $6\sim8$ が選られ、W膜のエッチング速度 $70\sim90$ nm/min、また選択比 $2\sim4$ に対して優れた 10 値となっている。従って、被加工性という観点からは T a膜も適しているが、表中に示さない値として、抵抗率が $20\sim30~\mu\Omega$ c mであり、W膜の $10\sim16~\mu\Omega$ c mに比べて若干高い点が難点となる。一方、Mo-W合金はエッチング速度が $40\sim60$ nm/minと遅く、また選択比は $0.1\sim2$ となりこの材料は被加工性という観点から必ずしも適していないことが覗われる。このように、表 1 からは Ta膜 が最も良い結果を示していることがわかるが、前述のように抵抗率を考慮するとW膜が総合的には適していると判断される。

【0028】ここでは、W膜を一例として示したが、前記耐熱性導電性材料についてICPエッチング装置を用いると、容易にパターンの端部をテーパー形状として加工することができる。そして、このような方法を適用してゲート電極を設け、スルードープ法を行うことで、ゲート絶縁膜の厚さにより半導体層に添加される不純物元素の濃度を制御することが可能となり、TFTのチャネル長方向に向かって不純物元素の濃度が徐々に変化するLDD領域を形成することが可能となる。

【0029】このような手段を用い、本発明の構成は、 絶縁表面を有する基板上に形成された半導体薄膜からな る活性層と、該活性層を覆う絶縁膜と、該絶縁膜上に形 成されたゲート電極とからなるTFTを含む半導体装置 であって、前記活性層はゲート電極と重なるチャネル形 成領域と、LDD領域を形成する低濃度不純物領域と、 ソース領域またはドレイン領域とを有し、前記絶縁膜の うち、前記低濃度不純物領域上方の膜厚は、前記チャネ ル形成領域上方の膜厚より薄く、且つ前記ソース領域ま たはドレイン領域上方の膜厚より厚いことを特徴とする 半導体装置である。

【0030】上記構成において、前記ゲート電極は、テーパー部を有していることを特徴としている。

【0031】また、上記構成において、前記低濃度不純物領域は、前記チャネル形成領域と前記ソース領域の間、または前記チャネル形成領域と前記ドレイン領域との間に存在することを特徴としている。

【0032】また、上記構成において、前記低濃度不純物領域に含まれるp型またはn型不純物元素の濃度は、チャネル形成領域から遠ざかるにつれて高くなることを特徴としている。

【0033】また、上記構成において、前記ソース領域または前記ドレイン領域は、前記低濃度不純物領域に含まれるp型またはn型不純物元素の濃度より高い濃度でp型またはn型不純物元素を含む領域であることを特徴としている。

10

【0034】また、上記構成において、前記低濃度不純物領域に含まれるp型またはn型不純物元素の濃度は、 $1\times10^{16}\sim1\times10^{20}$ atoms/cm² であることを特徴とする半導体装置。

【0035】また、上記構成において、前記活性層を**覆**う絶縁膜は、テーパー部を有し、チャネル長方向における該テーパー部の長さL2は、 $0.1\sim1\,\mu$ mであることを特徴とする半導体装置。

【0036】また、上記構成において、前記ゲート電極は、耐熱性導電性材料からなる単層膜または積層膜であり、前記耐熱性導電性材料は、タンタル(Ta)、チタン (Ti)、タングステン (W) から選ばれた元素、または前記元素を成分とする化合物、または前記元素を組み合わせた化合物、または前記元素を成分とする窒化物、前記元素を成分とするシリサイド、であることを特徴としている。

【0037】また、上記構成において、前記ゲート電極 30 のテーパー部の角度は5~35°であることを特徴とし ている。する半導体装置。

【0038】また、上記構成を得るための本発明の作製 方法は、画素部に設けた画素TFTと、該画素部の周辺 にpチャネル型TFTとnチャネル型TFTとを有する 駆動回路を同一の基板上に設けた半導体装置において、 前記基板上に結晶構造を含む半導体層を形成する第1の 工程と、前記結晶構造を含む半導体層を選択的にエッチ ングして複数の島状半導体層を形成する第2の工程と、 前記島状半導体層に接してゲート絶縁膜を形成する第3 40 の工程と、前記ゲート絶縁膜上に耐熱性導電性材料から 成る導電層を形成する第4の工程と、前記導電層を選択 的にエッチングして、テーパー部を有するゲート電極及 びテーパー部を有するゲート絶縁膜を形成する第5の工 程と、少なくとも、前記駆動回路のnチャネル型TFT および前記画素TFTを形成する前記島状半導体層に、 前記ゲート絶縁膜のテーパー部を通してn型を付与する 不純物元素を添加して、前記基板と平行な方向において 該n型を付与する不純物元素の濃度勾配を有する低濃度 n型不純物領域を形成する第6の工程と、前記駆動回路 50 のnチャネル型TFTおよび前記画素TFTを形成する

前記島状半導体層に、前記ゲート電極をマスクとしてn 型を付与する不純物元素を添加して高濃度n型不純物領 域を形成する第7の工程と、前記駆動回路の p チャネル 型TFTを形成する前記島状半導体層に、前記ゲート電 極のテーパー部と前記ゲート絶縁膜を通してp型を付与 する不純物元素を添加して、前記基板と平行な方向にお いて該p型を付与する不純物元素の濃度勾配を有する低 濃度p型不純物領域と、前記ゲート電極のテーパー部を 介しないでp型を付与する不純物元素を添加して、高濃 度p型不純物領域とを同時に形成する第8の工程と、前 10 記駆動回路のnチャネル型TFTと前記画素TFTとp チャネル型TFTとの上方に、無機絶縁物材料から成る 第1の層間絶縁膜を形成する第9の工程と、該第1の層 間絶縁膜に密接して有機絶縁物材料からなる第2の層間 絶縁膜を形成する第10の工程と、前記画素TFTに接 続する画素電極を、前記第2の層間絶縁膜上に形成する 第11の工程とを有することを特徴とする半導体装置の 作製方法である。

【0039】上記構成において、前記導電層を選択的に エッチングして、テーパー部を有するゲート電極及びテ 20 ーパー部を有するゲート絶縁膜を形成する第5の工程 は、一度のエッチング処理によって行われる方法を用い てもよいし、複数のエッチング処理によって行われる方 法を用いてもよい。

[0040]

【発明の実施の形態】本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。

[実施例1]本発明の実施例を図1~図5を用いて説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作 30 製する方法について工程に従って詳細に説明する。

【0041】図1(A)において、基板101にはコー ニング社の#7059ガラスや#1737ガラスなどに 代表されるパリウムホウケイ酸ガラスやアルミノホウケ イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ フタレート(PET)、ポリエチレンナフタレート(P EN)、ポリエーテルサルフォン(PES)など光学的 異方性を有しないプラスチック基板を用いることができ る。ガラス基板を用いる場合には、ガラス歪み点よりも 10~20℃程度低い温度であらかじめ熱処理しておい 40 ても良い。そして、基板101のTFTを形成する表面 に、基板101からの不純物拡散を防ぐために、酸化シ リコン膜、窒化シリコン膜または酸化窒化シリコン膜な どの絶縁膜から成る下地膜102を形成する。例えば、 プラズマCVD法でSiH,、NH,、N,Oから作製さ れる酸化窒化シリコン膜102aを10~200mm(好 ましくは50~100nm)、同様にSiH,、N,Oから 作製される酸化窒化水素化シリコン膜102bを50~ 200nm (好ましくは100~150nm) の厚さに積 層形成する。ここでは下地膜102を2層構造として示 50

したが、前記絶縁膜の単層膜または2層以上積層させて 形成しても良い。

【0042】酸化窒化シリコン膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜102 a は、SiH、を10SCCM、NH、を100SCCM、N,Oを20SCCMとして反応室に導入し、基板温度325℃、反応圧力40Pa、放電電力密度0.41%/cm²、放電周波数60%/H、を5SCCM、N,Oを120SCCM、H、を125SCCMとして反応室に導入し、基板温度400℃、反応圧力20Pa、放電電力密度0.41%/cm²、放電周波数60%/H、を125SCCMとして反応室に導入し、基板温度400%、反応圧力20Pa、放電電力密度0.41%/cm²、放電周波数60%/HZとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。

【0043】このようにして作製した酸化窒化シリコン膜102aは、密度が9.28×10²²/cm³であり、フッ化水素アンモニウム(NH,HF,)を7.13%とフッ化アンモニウム(NH,F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)の20℃におけるエッチング速度が約63nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。

【0044】次に、25~80nm(好ましくは30~ 60 nm) の厚さで非晶質構造を有する半導体層103 aを、プラズマCVD法やスパッタ法などの公知の方法 で形成する。例えば、プラズマCVD法で非晶質シリコ ン膜を55nmの厚さに形成する。非晶質構造を有する 半導体膜には、非晶質半導体層や微結晶半導体膜があ り、非晶質シリコンゲルマニウム膜などの非晶質構造を 有する化合物半導体膜を適用しても良い。また、下地膜 102と非晶質半導体層103aとは両者を連続形成す ることも可能である。例えば、前述のように酸化窒化シ リコン膜102aと酸化窒化水素化シリコン膜102b をプラズマCVD法で連続して成膜後、反応ガスをSi H.、N.O、H.からSiH.とH.或いはSiH.のみに 切り替えれば、一旦大気雰囲気に晒すことなく連続形成 できる。その結果、酸化窒化水素化シリコン膜102 b の表面の汚染を防ぐことが可能となり、作製するTFT の特性パラツキやしきい値電圧の変動を低減させること ができる。

【0045】そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製する。その方法としてレーザーアニール法や熱アニール法(固相成長法)、またはラピットサーマルアニール法(RTA法)を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或い

は特開平7-130652号公報で開示された技術に従 って、触媒元素を用いる結晶化法で結晶質半導体層10 3 bを形成することもできる。結晶化の工程ではまず、 非晶質半導体層が含有する水素を放出させておくことが 好ましく、400~500℃で1時間程度の熱処理を行 い含有する水素量を5atom%以下にしてから結晶化させ ると膜表面の荒れを防ぐことができるので良い。

【0046】また、プラズマCVD法で非晶質シリコン 膜の形成工程において、反応ガスにSiH とアルゴン (Ar) を用い、成膜時の基板温度を400~450℃ 10 として形成すると、非晶質シリコン膜の含有水素濃度を 5 atomic%以下にすることもできる。このような場合に おいて水素を放出させるための熱処理は不要となる。

【0047】結晶化をレーザーアニール法にて行う場合 には、パルス発振型または連続発光型のエキシマレーザ ーやアルゴンレーザーをその光源とする。パルス発振型 のエキシマレーザーを用いる場合には、レーザー光を線 状に加工してレーザーアニールを行う。レーザーアニー ル条件は実施者が適宜選択するものであるが、例えば、 レーザーパルス発振周波数30Hzとし、レーザーエネ 20 ルギー密度を100~500mJ/cm²(代表的には300 ~400mJ/cm²)とする。そして線状ビームを基板全面 に渡って照射し、この時の線状ピームの重ね合わせ率 ′(オーバーラップ率)を80~98%として行う。この ようにして図1 (B) に示すように結晶質半導体層10 3 bを得ることができる。

【0048】そして、結晶質半導体層103b上に第1 のフォトマスク (РМ1) を用い、フォトリソグラフィ 一の技術を用いてレジストパターンを形成し、ドライエ ッチングによって結晶質半導体層を島状に分割し、図1 (C) に示すように島状半導体層104~108を形成 する。結晶質シリコン膜のドライエッチングにはCF。 とO₂の混合ガスを用いる。

【0049】このような島状半導体層に対し、TFTの しきい値電圧(Vth)を制御する目的でp型を付与する 不純物元素を1×10¹~5×10¹ atoms/cm³ 程度の 濃度で島状半導体層の全面に添加しても良い。半導体に 対してp型を付与する不純物元素には、ホウ素(B)、 アルミニウム(A1)、ガリウム(Ga)など周期律表 第13族の元素が知られている。その方法として、イオ 40 ン注入法やイオンドープ法(或いはイオンシャワードー ピング法)を用いることができるが、大面積基板を処理 するにはイオンドープ法が適している。イオンドープ法 ではジボラン(B, H。)をソースガスとして用いホウ素 (B) を添加する。このような不純物元素の注入は必ず しも必要でなく省略しても差し支えないが、特にnチャ ネル型TFTのしきい値電圧を所定の範囲内に収めるた めに用いる手法である。

【0050】ゲート絶縁膜109はプラズマCVD法ま

シリコンを含む絶縁膜で形成する。本実施例では、12 0 nmの厚さで酸化窒化シリコン膜から形成する。ま た、SiH,とN,OにO,を添加させて作製された酸化 窒化シリコン膜は、膜中の固定電荷密度が低減されてい るのでこの用途に対して好ましい材料となる。勿論、ゲ ート絶縁膜はこのような酸化窒化シリコン膜に限定され るものでなく、他のシリコンを含む絶縁膜を単層または 積層構造として用いても良い。例えば、酸化シリコン膜 を用いる場合には、プラズマCVD法で、オルトケイ酸 テトラエチル (Tetraethyl Orthosilicate: TEO S)とO₁とを混合し、反応圧力40Pa、基板温度30 0~400℃とし、高周波(13.56MHz)電力密度 0. 5~0. 8 W/cm² で放電させて形成することができ る。このようにして作製された酸化シリコン膜は、その 後400~500℃の熱アニールによりゲート絶縁膜と して良好な特性を得ることができる。

【0051】そして、図1(D)に示すように、ゲート 絶縁膜109上にゲート電極を形成するための耐熱性導 電層を形成する。耐熱性導電層は単層で形成しても良い が、必要に応じて二層あるいは三層といった複数の層か ら成る積層構造としても良い。例えば、ゲート電極には このような耐熱性導電性材料を用い、導電性の金属膜か ら成る導電層(A)110と窒化物金属膜から成る導電 層(B)111とを積層した構造とすると良い。導電層 (A) 110はTa、Ti、Wから選ばれた元素、また は前記元素を成分とする合金か、前記元素を組み合わせ た合金膜で形成すれば良く、導電層 (B) 111は窒化 タンタル (TaN)、窒化タングステン (WN)、窒化 チタン (TiN) 膜などで形成する。また、導電層 (A) 110はタングステンシリサイド、チタンシリサ

イドを適用しても良い。導電層(B)111は低抵抗化 を図るために含有する不純物濃度を低減させることが好 ましく、特に酸素濃度に関しては30ppm以下とする と良かった。例えば、Wは酸素濃度を30ppm以下と することで20μΩcm以下の比抵抗値を実現すること

【0052】導電層(A) 110は200~400nm (好ましくは250~350 nm) とし、導電層 (B) 111は10~50nm (好ましくは20~30nm) とすれば良い。Wをゲート電極として形成する場合に は、Wをターゲットとしたスパッタ法で、導電層(A) 110をW膜で250nmの厚さに形成し、Arガスと窒 素(N₁)ガスを導入して導電層(B)111をWN膜 で50nmの厚さに形成する。その他の方法として、W膜 は6フッ化タングステン(WF,)を用いて熱CVD法 で形成することもできる。いずれにしてもゲート電極と して使用するためには低抵抗化を図る必要があり、W膜 の抵抗率は $20\mu\Omega$ cm以下にすることが望ましい。W 膜は結晶粒を大きくすることで低抵抗率化を図ることが たはスパッタ法を用い、膜厚を40~150nmとして 50 できるが、W中に酸素などの不純物元素が多い場合には

結晶化が阻害され高抵抗化する。このことより、スパッ 夕法による場合、純度99.999%のWターゲット を用い、さらに成膜時に気相中からの不純物の混入がな いように十分配慮してW膜を形成することにより、抵抗 率9~20 $\mu\Omega$ cmを実現することができる。

【0053】尚、図示しないが、導電層(A)110の 下に2~20nm程度の厚さでリン(P)をドープした シリコン膜を形成しておくことは有効である。これによ り、その上に形成される導電膜の密着性向上と酸化防止 を図ると同時に、導電層(A)110または導電層 (B) 111が微量に含有するアルカリ金属元素がゲー

ト絶縁膜109に拡散するのを防ぐことができる。いず れにしても、導電層(B) 111は抵抗率を10~50 $\mu \Omega cm$ の範囲ですることが好ましい。

【0054】本実施例では、ゲート電極を形成するため に導電層(A)110をW膜で、導電層(B)111を WN膜で形成した。次に、第2のフォトマスク(PM 2) を用い、フォトリソグラフィーの技術を使用してレ ジストマスク112a~117aを形成し、導電層

グレてゲート電極118~122と容量配線123を形 成する。ゲート電極118c~122cと容量配線12 3 cは、導電層(A)から成る118a~123aと、 導電層(B)から成る118b~123bとが一体とし て形成されている(図2(A))。

【0055】このときのエッチングによりレジストマス クが形成されていない領域のゲート絶縁膜が薄膜化され

【0056】次いで、少なくともゲート電極118~1 22の端部にテーパー部が形成されるようにエッチング 30 する。このエッチング加工はICPエッチング装置によ り行う。その技術の詳細は前述の如くである。具体的な エッチング条件として、エッチングガスにCF、とC1、 の混合ガスを用いその流量をそれぞれ3 OSCCMとして、 放電電力3. 2 W/cm² (13.56MHz)、パイアス電力224m W/cm² (13.56MHz)、圧力1. 0 P a でエッチングを行っ た。(図2(B))

【0057】このようなエッチング条件により、ゲート 電極の端部において、該端部から内側にむかって徐々に 厚さが増加するテーパー部が形成され、118d、11 40 8 e からなるゲート電極 1 1 8 f が形成される。また、 同様に119f、120f、121f、122f、12 3 fが形成され、各々のテーパー部の角度は5~35 。、好ましくは10~25。とする。ゲート電極のテー パー部の角度は、図5で $\theta1$ として示す部分の角度であ る。この角度は、後にLDD領域を形成する低濃度 n型 不純物領域の濃度勾配に大きく影響する。尚、テーパー 部の角度 θ 1は、テーパー部の長さ(L1)とテーパー 部の厚さ(HG)を用いて $Tan(\theta 1) = HG/L1$ で表される。

【0058】また、本実施例では、10~20%程度の 割合でエッチング時間を増しするオーバーエッチングを 行なったため、ゲート絶縁膜の露出した面は20~50 nm程度エッチングされて実質的に薄くなった。また、レ ジストマスク112a~117aもエッチングされて、 小さな形状のレジストマスク112b~117bとな る。この結果、ゲート電極の端部と接する部分にテーパ 一部が形成されたゲート絶縁膜130が形成された。ゲ ート絶縁膜130のテーパー部の角度は、図5で $\theta2$ と 10 して示す部分の角度である。この角度は、後にLDD領 域を形成する低濃度n型不純物領域の濃度勾配に大きく 影響する。尚、テーパー部の角度θ2は、ゲート絶縁膜 のテーパー部の長さ(L2)とテーパー部の厚さ(HG 2) を用いて $Tan(\theta 2) = HG2/L2$ で表され る。

16

【0059】そして、画素TFTおよび駆動回路のnチ ャネル型TFTのLDD領域を形成するために、n型を 付与する不純物元素添加の工程(n⁻ドープ工程)を行 う。ゲート電極の形成に用いたレジストマスク112a (A) 110と導電層 (B) 1111とを一括でエッチン 20 ~117aをそのまま残し、端部にテーパー部を有する ゲート電極118c~122cをマスクとして自己整合 的にn型を付与する不純物元素をイオンドープ法で添加 する。ここでは、n型を付与する不純物元素をゲート電 極の端部と接するゲート絶縁膜のテーパー部を通して、 その下に位置する半導体層に達するように添加するため にドーズ量を $1 \times 10^{12} \sim 5 \times 10^{14}$ atoms/cm² とし、 加速電圧を60~100keVとして行う。n型を付与 する不純物元素として15族に属する元素、典型的には リン(P)または砒素(As)を用いるが、ここではリ ン(P)を用いた。このようなイオンドープ法により半 導体層のリン (P) 濃度は1×10¹⁶~1×10¹⁹atom s/cm³の濃度範囲で添加する。このようにして、図2

(C) に示すように島状半導体層に低濃度n型不純物領 域124~129を形成する。 【0060】この工程において、低濃度n型不純物領域

124~128において、リン(P)の濃度勾配は、ゲ ート絶縁膜のテーパー部の膜厚変化を反映する。これは ゲート絶縁膜テーパー部における膜厚の差によって、半 導体層に達するリン(P)の濃度が変化するためであ る。また、実際にはゲート電極を通して、ゲート電極の テーパー部における端部の下方にもリンが添加される。 即ち、低濃度n型不純物領域124~128へ添加され るリン(P)の濃度は、チャネル形成領域に向かって徐 々に濃度が低くなる。

【0061】尚、図2(C)では低濃度n型不純物領域 124~129の端部を斜めに図示しているが、これは リン (P) が添加された領域を直接的に示しているので はなく、上述のようにリンの濃度変化がゲート絶縁膜の 形状に沿って変化していることを表している。

【0062】次に、nチャネル型TFTにおいて、ソー 50

ス領域またはドレイン領域として機能する高濃度n型不 純物領域の形成を行った(n⁺ドープ工程)。レジスト のマスク112~117を残し、今度はゲート電極11 8~122がリン(P)を遮蔽するマスクとなるよう に、イオンドープ法において40~100keVの加速 電圧の条件で添加する。このようにして高濃度n型不純 物領域131~136を形成する。この領域におけるゲ ート絶縁膜130は、前述のようにゲート電極の加工の おいてオーバーエッチングが施されたため、当初の膜厚 である120nmから薄くなり、70~100nmとなって 10 いる。そのためこのような低加速電圧の条件でも良好に リン (P) を添加することができる。そして、この領域 のリン (P) の濃度は1×10¹⁰~1×10¹¹ atoms/c m'の濃度範囲となるようにする(図3(A))。

【0063】そして、pチャネル型TFTを形成する島 状半導体層104、106にソース領域およびドレイン 領域とする高濃度p型不純物領域140、141を形成 する。ここでは、ゲート電極118、120をマスクと してp型を付与する不純物元素を添加し、自己整合的に 高濃度p型不純物領域を形成する。このとき、nチャネ 20 ができる。熱アニール法では酸素濃度が1ppm以下、 ル型TFTを形成する島状半導体層105、107、1 08は、第3のフォトマスク(PM3)を用いてレジス トマスク137~139を形成し全面を被覆しておく。 ここで形成される不純物領域140、141はジボラン (B, H,)を用いたイオンドープ法で形成する。そし て、ゲート電極と重ならない高濃度p型不純物領域14 0a、141aのボロン(B) 濃度は、3×10¹⁰~3 ×10¹¹ atoms/cm¹となるようにする。また、不純物領 域140b、141bは、ゲート絶縁膜とゲート電極の テーパー部を介して不純物元素が添加されるので、実質 30 的に低濃度p型不純物領域として形成され、少なくとも 1. 5×10¹ atoms/cm³以上の濃度とする。この高濃 度p型不純物領域140a、141aおよび低濃度p型 不純物領域140b、141bには、前工程においてリ ン(P)が添加されていて、高濃度p型不純物領域14 $0 a. 141 a \ \text{Cit} 1 \times 10^{10} \sim 1 \times 10^{11} \text{ atoms/cm}^3$ の濃度で、低濃度p型不純物領域140b、141bに は1×10''~1×10''atoms/cm'の濃度で含有して いるが、この工程で添加するボロン(B)の濃度をリン (P) 濃度の1. 5から3倍となるようにすることによ 40 り、pチャネル型TFTのソース領域およびドレイン領 域として機能するために何ら問題は生じなかった。

【0064】その後、図3(B)に示すように、ゲート 電極およびゲート絶縁膜を覆う第1の層間絶縁膜142 を形成する。第1の層間絶縁膜142は酸化シリコン 膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれ らを組み合わせた積層膜で形成すれば良い。いずれにし ても第1の層間絶縁膜142は無機絶縁物材料から形成 する。第1の層間絶縁膜142の膜厚は100~200 nmとする。ここで、酸化シリコン膜を用いる場合に

は、プラズマCVD法でTEOSとO,とを混合し、反 応圧力40Pa、基板温度300~400℃とし、高周波 (13.56MHz) 電力密度 0.5~0.8 W/cm² で放電 させて形成することができる。また、酸化窒化シリコン 膜を用いる場合には、プラズマCVD法でSiH、N, O、NH,から作製される酸化窒化シリコン膜、または SiH₄、N₂Oから作製される酸化窒化シリコン膜で形 成すれば良い。この場合の作製条件は反応圧力20~2 0 0 Pa、基板温度300~400℃とし、高周波(60 MHz) 電力密度 0. 1~1. 0 W/cm² で形成することがで きる。また、SiH,、N,O、H,から作製される酸化 窒化水素化シリコン膜を適用しても良い。窒化シリコン 膜も同様にプラズマCVD法でSiHi、NH、から作製 することが可能である。

【0065】その後、それぞれの濃度で添加されたn型 またはp型を付与する不純物元素を活性化する工程を行 う。この工程はファーネスアニール炉を用いる熱アニー ル法で行う。その他に、レーザーアニール法、またはラ ピッドサーマルアニール法(RTA法)を適用すること 好ましくは0.1ppm以下の窒素雰囲気中で400~ 700℃、代表的には500~600℃で行うものであ り、本実施例では550℃で4時間の熱処理を行った。 また、基板101に耐熱温度が低いプラスチック基板を 用いる場合にはレーザーアニール法を適用することが好 ましい(図3(B))。

【0066】活性化の工程に続いて、雰囲気ガスを変化 させ、3~100%の水素を含む雰囲気中で、300~ 450℃で1~12時間の熱処理を行い、島状半導体層 を水素化する工程を行う。この工程は熱的に励起された 水素により島状半導体層にある10'°~10'°/cm'のダ ングリングボンドを終端する工程である。水素化の他の 手段として、プラズマ水素化(プラズマにより励起され た水素を用いる)を行っても良い。いずれにしても、島 状半導体層104~108中の欠陥密度を10'゚/cm³以 下とすることが望ましく、そのために水素を0.01~ 0. 1 atomic%程度付与すれば良かった。

【0067】活性化および水素化の工程が終了したら、 有機絶縁物材料からなる第2の層間絶縁膜143を1. 0~2.0μmの平均厚を有して形成する。有機樹脂材 料としては、ポリイミド、アクリル、ポリアミド、ポリ イミドアミド、BCB(ベンゾシクロプテン)等を使用 することができる。例えば、基板に塗布後、熱重合する タイプのポリイミドを用いる場合には、クリーンオーブ ンで300℃で焼成して形成する。また、アクリルを用 いる場合には、2液性のものを用い、主材と硬化剤を混 合した後、スピナーを用いて基板全面に塗布した後、ホ ットプレートで80℃で60秒の予備加熱を行い、さら にクリーンオープンで250℃で60分焼成して形成す ることができる。

【0068】このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜142として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。

【0069】その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それ 10 ぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF1、O1、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜143をまずエッチングし、その後、続いてエッチングガスをCF1、O1として第1の層間絶縁膜142をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF1に切り替えてゲート絶縁膜130をエッチングすることにより、良好にコンタクトホ 20 ールを形成することができる。

【0070】そして、導電性の金属膜をスパッタ法や真 空蒸着法で形成し、第5のフォトマスク(PM5)によ りレジストマスクパターンを形成し、エッチングによっ てソース配線144~148とドレイン配線149~1 53を形成する。ここで、ドレイン配線153は画素電 極として機能するものである。ドレイン配線154は隣 の画素に帰属する画素電極を表している。図示していな いが、本実施例ではこの配線を、Ti膜を50~150 nmの厚さで形成し、島状半導体層のソースまたはドレイ ン領域を形成する半導体膜とコンタクトを形成し、その Ti膜上に重ねてアルミニウム(A1)を300~40 0 nmの厚さで形成(図3(C)において144a~15 4 a で示す) し、さらにその上に透明導電膜を80~1 20nmの厚さで形成(図3(C)において144b~1 54 bで示す) した。透明導電膜には酸化インジウム酸 化亜鉛合金(In,O,-ZnO)、酸化亜鉛(ZnO) も適した材料であり、さらに可視光の透過率や導電率を 高めるためにガリウム(Ga)を添加した酸化亜鉛(Z nO:Ga) などを好適に用いることができる。

【0071】こうして5枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャネル型TFT(A)200a、第1のnチャネル型TFT(A)201a、第2のpチャネル型TFT(A)202a、第2のnチャネル型TFT(A)203a、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

【0072】駆動回路の第1のpチャネル型TFT

(A) 200aには、島状半導体層104にチャネル形成領域206、LDD領域207、高濃度p型不純物領域から成るソース領域208、ドレイン領域209を有した構造となっている。第1のnチャネル型TFT

【0073】 このLDD領域について図5を用いて説明する。図5に示すのは、図3(C)に示した第1のnチャネル型TFT (A)201aの部分拡大図である。LDD領域622はゲート電極のテーパー部628の下に形成される。また、LDD領域623はゲート絶縁膜のテーパー部627の下に形成される。このとき、両者のLDD領域におけるリン(P)の濃度分布は625の曲線で示され、チャネル形成領域621から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部627、628の角度 θ 2、 θ 1やゲート電極607の厚さなどによって異なってくる。

【0074】このように、ゲート電極の端部とその近傍 におけるゲート絶縁膜をテーパー形状として、そのテー パー部を通して不純物元素を添加することにより、テー パー部の下に存在する半導体層中に、徐々に前記不純物 元素の濃度が変化するような不純物領域を形成すること 30 ができる。そして、LDD領域622の不純物濃度にお いて、その最低濃度範囲を1×10¹⁶~1×10¹⁷atom s/cm³ とし、最高濃度範囲を1×10''~1×10''at oms/cm³としする。また、LDD領域623の不純物濃 度において、その最低濃度範囲を1×10¹⁷~1×10 18 atoms/cm3とし、最高濃度範囲を1×1019~1×1 0'atoms/cm'とする。このような不純物領域を設ける ことにより、nチャネル型TFTにおいてドレイン領域 近傍に発生する高電界を緩和して、ホットキャリアの発 生を防ぎ、TFTの劣化を防止することができると同時 40 にオフ電流値を低減させることを可能としている。

【0075】駆動回路の第2のpチャネル型TFT (A) 202aは同様に、島状半導体層106にチャネル形成領域214、LDD領域215、高濃度p型不純物領域で形成されるソース領域216、ドレイン領域217を有した構造となっている。第2のnチャネル型TFT(A) 203aには、島状半導体層107にチャネル形成領域218、LDD領域219、高濃度n型不純物領域で形成するソース領域220、ドレイン領域221を有している。LDD領域219は、LDD領域21501と同じ構成とする。画素TFT204には、島状半導

体層108にチャネル形成領域222a、222b、低 濃度 n型不純物領域で形成するLDD領域223a、223b、高濃度 n型不純物領域で形成するソースまたは ドレイン領域225~227を有している。LDD領域223a、223bは、LDD領域211と同じ構成とする。さらに、容量配線123と、ゲート絶縁膜と、画素TFT204のドレイン領域227に接続する半導体層228、229とから保持容量205が形成されている。図3(C)では、駆動回路のnチャネル型TFTおよびpチャネル型TFTを一対のソース・ドレイン間に 10一つのゲート電極を設けたシングルゲートの構造とし、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。

【0076】アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFT(A)200aと第1のnチャネル型TFT(A)201aは高速動作を重視するシフトレジスタ回路、パッファ回路、レベルシフタ回路などを形成するのに用いる。図3(C)ではこれら20の回路をロジック回路部として表している。

【0077】上記工程によって形成されたアクティブマ トリクス基板から、アクティブマトリクス型液晶表示装 置を作製する工程を説明する。まず、図4(A)に示す ように、図3(C)の状態のアクティプマトリクス基板 に柱状スペーサから成るスペーサを形成する。スペーサ は数μmの粒子を散布して設ける方法でも良いが、ここ では基板全面に樹脂膜を形成した後これをパターニング して形成する方法を採用した。このようなスペーサの材 料に限定はないが、例えば、JSR社製のNN700を 30 用い、スピナーで塗布した後、露光と現像処理によって 所定のパターンに形成する。さらにクリーンオープンな どで150~200℃で加熱して硬化させる。このよう にして作製されるスペーサは露光と現像処理の条件によ って形状を異ならせることができるが、好ましくは、ス ペーサの形状は柱状で頂部が平坦な形状となるようにす ると、対向側の基板を合わせたときに液晶表示パネルと しての機械的な強度を確保することができる。形状は円 錐状、角錐状など特別の限定はないが、例えば円錐状と したときに具体的には、高さHを1. $2\sim5$ μ mとし、 平均半径を5~7μm、平均半径と底部の半径との比を 1対1.5とする。このとき側面のテーパー角は±15 。以下とする。

【0078】スペーサの配置は任意に決定すれば良いが、好ましくは、図4(A)で示すように、画素部においてはドレイン配線153(画素電極)のコンタクト部231と重ねてその部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂50

を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することができる。また、駆動回路のTFT上にもスペーサ405a~405eを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図4で示すようにソース配線およびドレイン配線を覆うようにして設けても良い。

【0079】その後、配向膜407を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラピング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が 2μ m以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a~405eにより静電気からTFTを保護する効果を得ることができる。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405a~405eを形成した構成としても良い。

【0080】対向側の対向基板401には、遮光膜40 2、透明導電膜403および配向膜404を形成する。 遮光膜402はTi膜、Cr膜、Al膜などを150~ 300mmの厚さで形成する。そして、画素部と駆動回路 が形成されたアクティブマトリクス基板と対向基板とを シール剤408で貼り合わせる。シール剤408にはフ ィラー(図示せず)が混入されていて、このフィラーと スペーサ406、405a~405eによって均一な間 隔を持って2枚の基板が貼り合わせられる。その後、両 基板の間に液晶材料409を注入する。液晶材料には公 知の液晶材料を用いれば良い。例えば、TN液晶の他 に、電場に対して透過率が連続的に変化する電気光学応 答性を示す、無しきい値反強誘電性混合液晶を用いるこ ともできる。この無しきい値反強誘電性混合液晶には、 V字型の電気光学応答特性を示すものもある。このよう にして図4(B)に示すアクティブマトリクス型液晶表 示装置が完成する。本実施例で完成したアクティブマト リクス基板を用いることで反射型の液晶表示装置を作製 することができる。

【0081】図7は画素部のほぼ一画素分を示す上面図である。図中に示すA-A'断面が図3(C)に示す画40素部の断面図に対応している。画素TFT204は、ゲート電極122は図示されていないゲート絶縁膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状半導体層には、図3

(C)で説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線148とソース領域225とのコンタクト部、231はドレイン配線153とドレイン領域227とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域227から延在する半導体層228、229とゲー

ト絶縁膜を介して容量配線123が重なる領域で形成さ れている。この構成において半導体層228には、価電 子制御を目的とした不純物元素は添加されていない。

【0082】以上の様な構成は、ゲート電極を耐熱性を 有する導電性材料で形成することによりLDD領域やソ ース領域およびドレイン領域の活性化を容易としてい る。

【0083】さらに、ゲート電極にゲート絶縁膜を介し て一部重なるLDD領域を形成する際に、導電型を制御 する目的で添加した不純物元素に濃度勾配を持たせてL 10 DD領域を形成することで、特にドレイン領域近傍にお ける電界緩和効果が高まることが期待できる。

【0084】 [実施例2] 実施例1ではゲート電極の材 料にWやTaなどの耐熱性導電性材料を用いる例を示し た。このような材料を用いる理由は、ゲート電極形成後 に導電型の制御を目的として半導体層に添加した不純物 元素を400~700℃の熱アニールによって活性化さ せる必要があり、その工程を実施する上でゲート電極に 耐熱性を持たせる必要があるためである。しかしなが ら、このような耐熱性導電性材料は面積抵抗で10Ω程 20 せることができる。 度あり、画面サイズが4インチクラスかそれ以上の液晶 表示装置には必ずしも適していなかった。ゲート電極に 接続するゲート配線を同じ材料で形成すると、基板上に おける引回し長さが必然的に大きくなり、配線抵抗の影 響による配線遅延の問題を無視することができなくなる ためである。

【0085】例えば、画素密度がVGAの場合、480 本のゲート配線と640本のソース配線が形成され、X GAの場合には768本のゲート配線と1024本のソ インチクラスの場合対角線の長さは340mmとなり、 18インチクラスの場合には460mmとなる。本実施 例ではこのような液晶表示装置を実現する手段として、 ゲート配線をAIや銅(Cu)などの低抵抗導電性材料 で形成する方法について説明する。

【0086】まず、実施例1と同様にして図1(A)~ 図3(A)に示す工程を行う。そして導電型の制御を目 的として、それぞれの島状半導体層に添加された不純物 元素を活性化する工程を行う。この工程はファーネスア ニール炉を用いる熱アニール法で行う。その他に、レー 40 ザーアニール法、またはラピッドサーマルアニール法 (RTA法)を適用することができる。熱アニール法で は酸素濃度が1ppm以下、好ましくは0.1ppm以 下の窒素雰囲気中で400~700℃、代表的には50 0~600℃で行うものであり、本実施例では500℃ で4時間の熱処理を行った。

【0087】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行 い、島状半導体層を水素化する工程を行う。この工程は 熱的に励起された水素により半導体層のダングリングボ 50

ンドを終端する工程である。水素化の他の手段として、 プラズマ水素化(プラズマにより励起された水素を用い る)を行っても良い。

【0088】活性化および水素化の工程が終了したら、 ゲート配線を低抵抗導電性材料で形成する。低抵抗導電 性層はAIやCuを主成分とする導電層(D)で形成す る。例えば、Tiを0.1~2重量%含むAl膜を導電 層(D)として全面に形成する(図示せず)。導電層 (D) は200~400nm (好ましくは250~35 0 nm) とすれば良い。そして、フォトマスクを用いて 所定のレジストパターンを形成し、エッチング処理し て、ゲート配線と容量配線を形成する。エッチング処理 はリン酸系のエッチング溶液によるウエットエッチング で導電層(D)を除去することにより、下地との選択加 工性を保ってゲート配線を形成することができる。そし て第1の層間絶縁膜を実施例1と同様にして形成する。 【0089】その後、実施例1と同様にして有機絶縁物 材料から成る第2の層間絶縁膜147、ソース配線ドレ イン配線を形成してアクティブマトリクス基板を完成さ

【0090】このようにゲート配線低抵抗導電性材料で 形成することにより、配線抵抗を十分低減できる。従っ て、画素部(画面サイズ)が4インチクラス以上の表示 装置に適用することができる。、

【0091】 [実施例3] 実施例1で作製したアクティ プマトリクス基板はそのまま反射型の液晶表示装置に適 用することができる。一方、透過型の液晶表示装置とす る場合には画素部の各画素に設ける画素電極を透明電極 で形成すれば良い。本実施例では透過型の液晶表示装置 ース配線が形成される。表示領域の画面サイズは、13 30 に対応するアクティブマトリクス基板の作製方法につい て図6を用いて説明する。

> 【0092】アクティブマトリクス基板は実施例1と同 様に作製する。図6(A)では、ソース配線とドレイン 配線は導電性の金属膜をスパッタ法や真空蒸着法で形成 する。ドレイン配線256を例としてこの構成を図6

(B) で詳細に説明すると、Ti膜256aを50~1

50nmの厚さで形成し、島状半導体層のソースまたはド レイン領域を形成する半導体膜とコンタクトを形成す る。そのTi膜256a上に重ねてアルミニウム(A 1) 膜256bを300~400nmの厚さで形成し、さ らにTi膜256cまたは窒化チタン(TiN)膜を1 00~200mmの厚さで形成して3層構造とする。その 後、透明導電膜を全面に形成し、フォトマスクを用いた パターニング処理およびエッチング処理により画素電極 257を形成する。画素電極257は、有機樹脂材料か ら成る第2の層間絶縁膜上に形成され、画素TFT20 4のドレイン配線256と重なる部分を設け電気的な接 続を形成している。

【0093】図6(C)では最初に第2の層間絶縁膜1 43上に透明導電膜を形成し、パターニング処理および エッチング処理をして画素電極258を形成した後、ドレイン配線259を画素電極258と重なる部分を設けて形成した例である。ドレイン配線259は、図6

(D) で示すようにT i 膜 2 5 9 a ε 5 0 \sim 1 5 0 nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのT i 膜 2 5 9 a 上に重ねT A l 膜 2 5 9 b ε 3 0 0 \sim 4 0 0 nmの厚さで形成して設ける。この構成にすると、画素電極 2 5 8 はドレイン配線 2 5 9 を形成するT i 膜 2 5 9 a のみと接触することになる。その結果、透明導電膜材料とA l とが直接接し反応するのを確実に防止できる。

【0094】透明導電膜の材料は、酸化インジウム(I n, O_1) や酸化インジウム酸化スズ合金 ($In, O_1 - S$ nO,;ITO)などをスパッタ法や真空蒸着法などを 用いて形成して用いることができる。このような材料の エッチング処理は塩酸系の溶液により行う。しかし、特 にIT〇のエッチングは残渣が発生しやすいので、エッ チング加工性を改善するために酸化インジウム酸化亜鉛 合金(In,O,-ZnO)を用いても良い。酸化インジ ウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して 熱安定性にも優れているので、図6(A)、(B)の構 成においてドレイン配線256の端面で、A1膜256 bが画素電極257と接触して腐蝕反応をすることを防 止できる。同様に、酸化亜鉛(ZnO)も適した材料で あり、さらに可視光の透過率や導電率を高めるためにガ リウム(Ga)を添加した酸化亜鉛(ZnO:Ga)な どを用いることができる。

【0095】実施例1では反射型の液晶表示装置を作製できるアクティブマトリクス基板を5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加(合計6枚)で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例1と同様な工程として説明したが、このような構成は実施例2で示すアクティブマトリクス基板に適用することができる。

【0096】 [実施例4] 本実施例では、実施例1~実施例3で示したアクティブマトリクス基板のTFTの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に特開平7-130652号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図8を用いて説明する

【0097】図8(A)で示すように、実施例1と同様にして、ガラス基板1101上に下地膜1102a、1102b、非晶質構造を有する半導体層1103を25~80nmの厚さで形成する。非晶質半導体層は非晶質シリコン(a-Si)膜、非晶質シリコン・ゲルマニウム(a-SiGe)膜、非晶質炭化シリコン(a-Si

C) 膜, 非晶質シリコン・スズ (a-SiSn) 膜など が適用できる。これらの非晶質半導体層は水素を0.1 ~40atomic%程度含有するようにして形成すると良 い。例えば、非晶質シリコン膜を55nmの厚さで形成す る。そして、重量換算で10ppmの触媒元素を含む水 溶液をスピナーで基板を回転させて塗布するスピンコー ト法で触媒元素を含有する層1104を形成する。触媒 元素にはニッケル(Ni)、ゲルマニウム(Ge)、鉄 (Fe)、パラジウム(Pd)、スズ(Sn)、鉛(P b)、コパルト(Co)、白金(Pt)、銅(Cu)、 金(Au)などである。この触媒元素を含有する層11 04は、スピンコート法の他に印刷法やスプレー法、バ ーコーター法、或いはスパッタ法や真空蒸着法によって 上記触媒元素の層を1~5nmの厚さに形成しても良い。 【0098】そして、図8(B)に示す結晶化の工程で は、まず400~500℃で1時間程度の熱処理を行 い、非晶質シリコン膜の含有水素量を5atom%以下にす る。非晶質シリコン膜の含有水素量が成膜後において最 初からこの値である場合にはこの熱処理は必ずしも必要 でない。そして、ファーネスアニール炉を用い、窒素雰 囲気中で550~600℃で1~8時間の熱アニールを 行う。以上の工程により結晶質シリコン膜から成る結晶 質半導体層1105を得ることができる(図8

(C))。しかし、この熱アニールによって作製された結晶質半導体層1105は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では480cm にプロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実30 施例1で説明したレーザーアニール法で結晶質半導体層1105を処理してその結晶性を高めることは有効な手段として適用できる。

【0099】図9は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例1と同様にして、ガラス基板1201上に下地膜1202a、1202b、非晶質構造を有する半導体層1203を25~80mの厚さで形成する。そして、非晶質構造を有する半導体層1203の表面に0.5~5m程度の酸化膜は、プラズマCVD法やスパッタ法などで積極的に該当する被膜を形成しても良いが、100~300℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層1203の表面を晒しても良いし、過酸化水素水(H,O,)を含む溶液に非晶質構造を有する半導体層1203の表面を晒して形成しても良い。或いは、酸素を

203の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、 そのオゾン雰囲気中に非晶質構造を有する半導体層12 03を晒すことによっても形成できる。

【0100】このようにして表面に薄い酸化膜を有する

50

非晶質構造を有する半導体層1203上に前記触媒元素を含有する層1204をスパッタ法で形成する。この層の厚さに限定はないが、10~100m程度の厚さに形成すれば良い。例えば、Niをターゲットとして、Ni膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層1203の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層1203の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を1×10"~1×10"atoms/cm²程度となるようにすると良い。

【0101】その後、触媒元素を含有する層1204を選択的に除去する。例えば、この層がNi膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればNi膜と非晶質構造を有する半導体層1203上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層1203の表面近傍における触媒元素の量を $1\times10^{11}\sim1\times10^{11}$ atoms/cm²程度となるようにしておく。そして、図9(B)で示すように、図8(B)と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層1205を得ることができる(図8(C))。

【0102】図8または図9で作製された結晶質半導体層1105、1205から島状半導体層104~108を作製すれば、実施例1と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量(1×10''~1×10''atoms/cm'程度)の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。

【0103】 この目的におけるリン(P)によるゲッタ 以12(A)リング処理は、図3(B)で説明した活性化工程で同時 40 (A)及び区に行うことができる。この様子を図10で説明する。図 を用いた。10(A)は実施例1の図2(D)の工程と同一であり、図10(B)は実施例1の図3(A)の工程と同一であるので詳細な説明は省略する。ゲッタリングに必要 は114】 る。(図12 であるので詳細な説明は省略する。ゲッタリングに必要 は114】 なリン(P)の濃度は高濃度 n型不純物領域の不純物濃 の熱処理を行きと同程度でよく、活性化工程の熱アニールにより、n および pチャネル型TFTおよび pチャネル型TFTのチャネル および pチャネル型TFTおよび pチャネル型TFTのチャネル で素をその濃度でリン(P)を含有す 析させることができる(図10(C) 向)。ゲッタで示す矢印の方向)。その結果、その不純物領域には1 50 性化を行う。

× 10¹¹~1×10¹⁹ atoms/cm³ 程度の触媒元素が偏析

【0104】次いで、実施例1と同様に第1の層間絶縁 膜を形成する。(図10(D))

【0105】以降の工程は実施例1に従えば、アクティブマトリクス基板が得られる。このようにして作製したTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0106] [実施例5] 本実施例では、実施例4とは 異なる工程順序によりアクティブマトリクス基板を得る 例を示す。

【0107】まず、実施例1及び実施例4に従い、図10(A)の状態を得る。(図11(A))図10(A)と同一工程であるので同じ符号を用いた。

【0108】次いで、レジストマスクを除去した後、500~600℃、1~10時間の熱処理を行う。この熱処理によりnチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をその濃度でリン

(P)を含有する不純物領域へ偏析させることができる (図11(B)で示す矢印の方向)。ゲッタリング処理 を行うと同時に不純物元素の活性化を行う。この段階 (ポロン元素を添加する前)でゲッタリング処理を行う と効果的である。

【0109】次いで、レジストマスク701、702、703を形成し、ボロン元素を添加する。(図11

(C)) その後、ボロンを活性化するための熱処理を行った後、第1の層間絶縁膜704を形成する。(図11 (D))

【0110】以降の工程は実施例1に従えば、アクティプマトリクス基板が得られる。また、本実施例は実施例1乃至5のいずれとも自由に組み合わせることが可能である。

【0111】 [実施例6] 本実施例では、実施例4とは 異なる工程順序によりアクティブマトリクス基板を得る 例を示す。

【0112】まず、実施例1及び実施例4に従い、図10(A)の状態を経た後、図10(B)の状態を得る。図12(A)及び図12(B)に相当する。図10

(A) 及び図10(B)と同一工程であるので同じ符号を用いた。

【0113】次いで、第1の層間絶縁膜801を形成する。(図12(C))

【0114】次いで、500~600℃、1~10時間の熱処理を行う。この熱処理によりnチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をその濃度でリン(P)を含有する不純物領域へ偏析させることができる(図12(D)で示す矢印の方向)。ゲッタリング処理を行うと同時に不純物元素の活性化を行う。

【0115】以降の工程は実施例1に従えば、アクティ ブマトリクス基板が得られる。また、本実施例は実施例 1乃至5のいずれとも自由に組み合わせることが可能で ある。

【0116】[実施例7]本実施例では、実施例1によ り得られるアクティブマトリクス型液晶表示装置の構成 を図13及び図14を用いて以下に説明する。

【0117】図13はこのようなアクティブマトリクス 基板の上面図を示し、画素部および駆動回路部とスペー サおよびシール剤の位置関係を示す上面図である。実施 10 例1で述べたガラス基板101上に画素部604の周辺 に駆動回路として走査信号駆動回路605と画像信号駆 動回路606が設けられている。さらに、その他CPU やメモリなどの信号処理回路607も付加されていても 良い。そして、これらの駆動回路は接続配線603によ って外部入出力端子602と接続されている。画素部6 04では走査信号駆動回路605から延在するゲート配 線群608と画像信号駆動回路606から延在するソー ス配線群609がマトリクス状に交差して画素を形成 し、各画素にはそれぞれ画素TFT204と保持容量2 05が設けられている。

【0118】図4中の画素部において設けた柱状スペー サ406は、すべての画素に対して設けても良いが、図 13で示すようにマトリクス状に配列した画素の数個か ら数十個おきに設けても良い。即ち、画素部を構成する 画素の全数に対するスペーサの数の割合は20~100 %とすることが可能である。また、駆動回路部に設ける スペーサ405a~405eはその全面を覆うように設 けても良いし各TFTのソースおよびドレイン配線の位 置にあわせて設けても良い。図13では駆動回路部に設 30 けるスペーサの配置を610~612で示す。そして、 図13で示すシール剤619は、基板101上の画素部 604および走査信号駆動回路605、画像信号駆動回 路606、その他の信号処理回路607の外側であっ て、外部入出力端子602よりも内側に形成する。

【0119】このようなアクティブマトリクス型液晶表 示装置の構成を図14の斜視図を用いて説明する。図1 4においてアクティブマトリクス基板は、ガラス基板1 01上に形成された、画素部604と、走査信号駆動回 路605と、画像信号駆動回路606とその他の信号処 40 理回路607とで構成される。画素部604には画素T FT204と保持容量205が設けられ、画素部の周辺 に設けられる駆動回路はCMOS回路を基本として構成 されている。走査信号駆動回路605と画像信号駆動回 路606からは、それぞれゲート配線122とソース配 線148が画素部604に延在し、画素TFT204に 接続している。また、フレキシブルプリント配線板 (FI exible Printed Circuit: FPC) 613が外部入力端 子602に接続していて画像信号などを入力するのに用 いる。 FPC613は補強樹脂614によって強固に接 50 着されている。そして接続配線603でそれぞれの駆動 回路に接続している。また、対向基板401には図示し ていない、遮光膜や透明電極が設けられている。

【0120】このような構成の液晶表示装置は、実施例 1~6で示したアクティブマトリクス基板を用いて形成 することができる。実施例1で示すアクティブマトリク ス基板を用いれば反射型の液晶表示装置が得られ、実施 例3で示すアクティブマトリクス基板を用いると透過型 の液晶表示装置を得ることができる。

【0121】 [実施例8] 図15は実施例1~6で示し たアクティブマトリクス基板の回路構成の一例であり、 直視型の表示装置の回路構成を示す図である。このアク ティブマトリクス基板は、画像信号駆動回路606、走 査信号駆動回路(A)(B)605、画素部604を有 している。尚、本明細書中において記した駆動回路と は、画像信号駆動回路606、走査信号駆動回路605 を含めた総称である。

【0122】画像信号駆動回路606は、シフトレジス 夕回路501a、レベルシフタ回路502a、パッファ 回路503a、サンプリング回路504を備えている。 また、走査信号駆動回路(A)(B)185は、シフト レジスタ回路501b、レベルシフタ回路502b、バ ッファ回路503bを備えている。

【0123】シフトレジス夕回路501a、501bは **駆動電圧が5~16V(代表的には10V)であり、こ** の回路を形成するCMOS回路のTFTは、図3 (C) の第1のpチャネル型TFT(A)200aと第1のn チャネル型TFT(A)201aで形成する。また、レ ベルシフタ回路502a、502bやバッファ回路50 3 a 、 5 0 3 b は駆動電圧が 1 4 ~ 1 6 V と高くなるの でマルチゲートのTFT構造とすることが望ましい。マ ルチゲート構造でTFTを形成すると耐圧が高まり、回 路の信頼性を向上させる上で有効である。

【0124】サンプリング回路504はアナログスイッ チから成り、駆動電圧が14~16Vであるが、極性が 交互に反転して駆動される上、オフ電流値を低減させる 必要があるため、図3(C)で示す第2のpチャネル型 TFT(A)202aと第2のnチャネル型TFT

(A) 203aで形成することが望ましい。

【0125】また、画素部は駆動電圧が14~16Vで あり、低消費電力化の観点からサンプリング回路よりも さらにオフ電流値を低減することが要求され、図3

(C) で示す画素TFT204のようにマルチゲート構 造を基本とする。

【0126】尚、本実例の構成は、実施例1~6に示し た工程に従ってTFTを作製することによって容易に実 現することができる。本実施例では、画素部と駆動回路 の構成のみを示しているが、実施例1~6の工程に従え ば、その他にも信号分割回路、分周波回路、D/Aコン バータ、ィ補正回路、オペアンプ回路、さらにメモリ回 路や演算処理回路などの信号処理回路、あるいは論理回 路を同一基板上に形成することが可能である。このよう に、本発明は同一基板上に画素部とその駆動回路とを含 む半導体装置、例えば信号制御回路および画素部を具備 した液晶表示装置を実現することができる。

【0127】 [実施例9] 本発明を実施して作製された アクティブマトリクス基板および液晶表示装置は様々な 電気光学装置に用いることができる。そして、そのよう な電気光学装置を表示装置として組み込んだ電子機器全 てに本発明を適用することがでできる。電子機器として 10 は、パーソナルコンピュータ、デジタルカメラ、ビデオ カメラ、携帯情報端末(モバイルコンピュータ、携帯電 話、電子書籍など)、ナビゲーションシステムなどが上 げられる。

【0128】図19(A)はパーソナルコンピュータで あり、マイクロプロセッサやメモリーなどを備えた本体 2001、画像入力部2002、表示装置2003、キ ーボード2004で構成される。本発明は表示装置20 03やその他の信号処理回路を形成することができる。

2101、表示装置2102、音声入力部2103、操 作スイッチ2104、パッテリー2105、受像部21 06で構成される。本発明は表示装置2102やその他 の信号制御回路に適用することができる。

【0130】図19 (C) はテレビであり、本体230 1、コントローラ2303、本体2301に組み込まれ た表示装置2302で構成される。また、本体2301 とコントローラ2303と表示装置2302とは、相互 に信号を伝達するために有線通信としても良いし、セン サ部2304を設けて無線通信または光通信としても良 30 い。本発明は、表示装置2302に適用することができ る。

【0131】図19(D)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2401、表示装置2402、スピーカー部2 403、記録媒体2404、操作スイッチ2405で構 成される。尚、記録媒体にはDVD (Digital Versati le Disc) やコンパクトディスク (CD) などを用い、 音楽プログラムの再生や映像表示、ビデオゲーム(また はテレビゲーム) やインターネットを介した情報表示な 40 どを行うことができる。本発明は表示装置2402やそ の他の信号制御回路に好適に利用することができる。

【0132】図19 (E) はデジタルカメラであり、本 体2501、表示装置2502、接眼部2503、操作 スイッチ2504、受像部(図示しない)で構成され る。本発明は表示装置2502やその他の信号制御回路 に適用することができる。

【0133】図20 (A) はフロント型プロジェクター であり、光源光学系および表示装置2601、スクリー ン2602で構成される。本発明は表示装置やその他の 50 ゲート電極を耐熱性導電性材料で形成し、ゲート配線を

信号制御回路に適用することができる。図20(B)は リア型プロジェクターであり、本体2701、光源光学 系および表示装置2702、ミラー2703、スクリー ン2704で構成される。本発明は表示装置やその他の 信号制御回路に適用することができる。

【0134】なお、図20(C)に、図20(A)およ び図20(B)における光源光学系および表示装置26 01、2702の構造の一例を示す。光源光学系および 表示装置2601、2702は光源光学系2801、ミ ラー2802、2804~2806、ダイクロイックミ ラー2803、ピームスプリッター2807、液晶表示 装置2808、位相差板2809、投射光学系2810 で構成される。投射光学系2810は複数の光学レンズ で構成される。図20(C)では液晶表示装置2808 を三つ使用する三板式の例を示したが、このような方式 に限定されず、単板式の光学系で構成しても良い。ま た、図20 (C) 中で矢印で示した光路には適官光学レ ンズや偏光機能を有するフィルムや位相を調節するため のフィルムや、IRフィルムなどを設けても良い。ま 【0129】図19 (B) はビデオカメラであり、本体 20 た、図20 (D) は図20 (C) における光源光学系2 801の構造の一例を示した図である。本実施例では、 光源光学系2801はリフレクター2811、光源28 12、レンズアレイ2813、2814、偏光変換素子 2815、集光レンズ2816で構成される。尚、図2 0 (D) に示した光源光学系は一例であって図示した構 成に限定されるものではない。

> 【0135】また、ここでは図示しなかったが、本発明 はその他にも、ナビゲーションシステムやイメージセン サの読み取り回路などに適用することも可能である。こ のように本願発明の適用範囲はきわめて広く、あらゆる 分野の電子機器に適用することが可能である。また、本 実施例の電子機器は実施例1~5の技術を用いて実現す ることができる。

[0136]

【発明の効果】本発明を用いることで、同一の基板上に 複数の機能回路が形成された半導体装置(ここでは具体 的には電気光学装置)において、その機能回路が要求す る仕様に応じて適切な性能のTFTを配置することが可 能となり、その動作特性を大幅に向上させることができ る。

【0137】本発明の半導体装置の作製方法に従えば、 LDD構造を備えた駆動回路部のpチャネル型TFT、 nチャネル型TFTおよび画素TFTが形成されたアク ティプマトリクス基板を5枚のフォトマスクで製造する ことができる。このようなアクティブマトリクス基板か ら反射型の液晶表示装置を作製することができる。ま た、同工程に従えば透過型の液晶表示装置を6枚のフォ トマスクで製造することができる。

【0138】本発明の半導体装置の作製方法に従えば、

低抵抗導電性材料で形成したTFTにおいて、駆動回路 部のpチャネル型TFT、nチャネル型TFTおよび画 素TFTをゲート電極と重なるLDD構造としたアクティブマトリクス基板を6枚のフォトマスクで製造することができ、このようなアクティブマトリクス基板から反 射型の液晶表示装置を作製することができる。また、同 工程に従えば、透過型の液晶表示装置を7枚のフォトマスクで製造することができる。

33

【図面の簡単な説明】

【図1】 画素TFT、駆動回路のTFTの作製工程を 10 示す断面図。

【図2】 画素TFT、駆動回路のTFTの作製工程を 示す断面図。

【図3】 画素TFT、駆動回路のTFTの作製工程を 示す断面図。

【図4】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。

【図5】 nチャネル型TFTのLDD領域の構造を説明する図。

【図6】 画素TFTの構成を示す断面図。

- 【図7】 画素部の画素を示す上面図。
- 【図8】 結晶質半導体層の作製工程を示す断面図。
- 【図9】 結晶質半導体層の作製工程を示す断面図。

【図10】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

【図11】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

【図12】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

0 【図13】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。

【図14】 液晶表示装置の構造を示す斜視図。

【図15】 液晶表示装置の回路構成を説明するブロック図。

【図16】 LDD領域の構成を説明する図。


【図17】 ICPの原理を説明する図。

【図18】 パターン形成したW膜の端部におけるテーパー部の角度とエッチング条件の関係を示すグラフ。


【図19】 半導体装置の一例を示す図。

20 【図20】 投影型液晶表示装置の構成を示す図。


【図1】



【図2】



【図3】



[\(\text{\tinit{\text{\tinit{\til\tint{\text{\text{\tinitt{\text{\text{\text{\text{\text{\text{\tinit{\text{\text{\text{\tinit{\text{\tinit{\text{\text{\text{\text{\text{\text{\texict{\text{\text{\text{\text{\tinit{\text{\til\tinit{\text{\texict{\text{\text{\texit{\texi{\text{\tint{\texi{\text{\texi{\text{\tinit{\texi{\texi{\texi{\texi{\texi{\texi{\t

サンプリング 回路部

202:第2の pサネル型IFT


201:第1の nが和型TFT


D) 沙国路部

203:第2の


204: **国家**TFT

205:保持容量






【図11】




【図12】




[図14]







【図15】




【図16】




(a) ゲート絶縁腕のデーパー形状




【図17】




【図18】



(A)テーポ角のパイアス依存性



(B)テーパ 角のエッチング ガ ス流量依存性



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H01L 29/78

617K 617L

6 1 7 T

(72)発明者 山形 裕和

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

Fターム(参考) 2H092 GA13 GA50 GA51 HA06 HA28

JA24 JA31 JA34 JA37 JA41

KA10 KB25 MA04 MA05 MA08

MA09 MA17 MA27 MA29 MA30

NA27 NA29 PA01 PA03 PA06

RA05

5C094 AA13 AA22 AA25 AA42 AA43

AA44 AA48 AA53 BA03 BA43

CA19 DA13 EA04 EA05 EA10

EB02 EB04 EC03 FA01 FA02

FB01 FB02 FB12 FB14 FB15

GB10 JA08 JA09 JA20

5F110 AA09 AA16 AA30 BB02 BB10

CCO2 DD01 DD02 DD13 DD14

DD15 DD17 EE01 EE04 EE05

EE06 EE14 EE15 EE23 EE44

FF02 FF04 FF09 FF12 FF28

FF30 GG02 GG13 GG32 GG34

GG43 GG45 GG52 GG55 HJ01

HJ04 HJ13 HJ23 HK05 HL03

HL04 HL06 HL07 HL11 HL12

HL23 HM15 NN02 NN03 NN12

NN23 NN24 NN27 NN35 NN36

PP02 PP03 PP10 PP34 PP35

QQ04 QQ09 QQ24 QQ25